
\frameforsection[t]{
  \vspace{-2ex}
  \twocolumns{
    \begin{enumerate}
      \item \hyperlink{1_1}{静态CMOS门的延迟定义}
      \item \hyperlink{1_2}{反相器的上升/下降延迟计算模型}
      \item \hyperlink{1_2_1}{$t_{pr}=t_{pf}$时，$W_P$与$W_N$关系？}
      \item \hyperlink{1_3_1}{电路最大/最小延迟的估算}
      \item \hyperlink{2_1}{反相器扇出为F时的延迟计算}
      \item \hyperlink{2_2}{反相器驱动大电容负载时通过多级减小延迟的方法}
      \item \hyperlink{3_1}{扇入为2时NMOS管与PMOS管沟道宽度如何设置才能使输出电阻与具有单位驱动的
	的反相器保持一致}
      \item \hyperlink{3_2}{逻辑功效的物理意义}
    \end{enumerate}
  }{
    \begin{enumerate}
      \setcounter{enumi}{8}
      \item \hyperlink{3_2}{扇入为F的与非门的逻辑功效计算公式}
      \item \hyperlink{3_3}{扇入为F的或非门的逻辑功效计算公式}
      \item \hyperlink{4_1}{多级门电路的延迟估算方法}
      \item \hyperlink{4_2}{多级门电路中的关键路径与延迟估算}
      \item \hyperlink{4_3}{同一信号驱动多个不同类型目标门时的延迟估算}
      \item \hyperlink{5_1}{举例说明延迟优化问题及求解步骤}
      \item \hyperlink{51_1}{连线长度对于电路延迟的影响}
      \item \hyperlink{51_2}{使延迟不随连线长度平方增长的方法-使用中继器及最优中继器间距、中继器大小}
    \end{enumerate}
  }
}

